前回の投稿から時間が経ってしまいましたが、毎日勉強することはなんとか続けています。
今日はタイトルの通り「high-κ（ハイカッパ）材料」について、自分なりに理解した内容を皆さんに共有したいと思います。
ゲート絶縁膜と静電容量
その前に、high-κ材料が使われている「ゲート絶縁膜」について説明します。
FETのゲートとチャネルの間にある膜が「ゲート絶縁膜」ですね。この膜があるおかげでチャネルに流れる電子がゲートの方にリークしてしまうのを阻止します。
この部分は、「ゲート電極、ゲート絶縁膜、チャネル」と、絶縁膜をゲート電極と半導体で挟むサンドイッチのような構造になっています。何かと似ていますね。そう、コンデンサです。コンデンサは絶縁体を２枚の金属板で挟む構造です。
そのため、ゲート電極に電圧をかけるとコンデンサができます。
ゲート絶縁膜の静電容量はスイッチング性能に影響する重要な要素です。
ゲート絶縁膜における課題
ゲート絶縁膜の材料にはSiO2（二酸化ケイ素）が使われています。
ただしSiO2を使う場合、
- 膜を薄くすると、トンネル効果でリーク電流が起きてしまう。
- 逆に厚くすると、静電容量が小さくなる。
という問題点が存在します。
また、静電容量は、以下の式で表されます。
C（静電容量）=ε（誘電率）・S（電極板の面積）/d（絶縁体の膜厚、電極板の距離）…式（１）
ちなみに誘電率を表す記号「ε」はギリシャ文字で「イプシロン」と読みます。
そして、比誘電率と誘電率の関係は、以下の式で表されます。
εr（比誘電率）=ε（誘電率）/ε0（真空の誘電率）…式（２）
解決策（high-κ材料を使用）
式（１）より、誘電率εの高い材料を使えば、膜が厚くても静電容量が低下しないことが分かります。この「高誘電率の材料」のことを「high-κ材料」というのですね。
「κ（カッパ）」は比誘電率を表すギリシャ文字で、「high-κ材料」は「ハイカッパ材料」と読みますが、アルファベット「k」を用いて「high-k材料（ハイケー材料）」と言ったりもするみたいです。
式（２）では、比誘電率を表すのに「εr」を使いました。調べたところ、比誘電率を表す記号には「εr」と「κ」の２種類があるようです。
駆け足ですが、今日は「high-κ材料」についてまとめました。
参考サイト
- https://tinystones.net/mos/mos4.html
- https://sunatsubu.at.webry.info/200604/article_7.html
- https://detail-infomation.com/mosfet-parasitic-capacitance/
- https://terakoyamiho.wordpress.com/lowk%E3%81%A8hik%E3%81%AE%E3%81%8A%E8%A9%B1%E3%81%97/
